處理高速PCB設(shè)計(jì)中的串?dāng)_

信號(hào)完整性測(cè)量已成為開(kāi)發(fā)數(shù)字系統(tǒng)過(guò)程中的關(guān)鍵步驟。信號(hào)完整性問(wèn)題，例如串?dāng)_、信號(hào)衰減、地彈等，在傳輸線(xiàn)效應(yīng)也很關(guān)鍵的較高頻率下會(huì)增加。
EMI 上升，因?yàn)楦斓倪吘壦俣葧?huì)產(chǎn)生相對(duì)于總線(xiàn)長(zhǎng)度更短的波長(zhǎng)，從而產(chǎn)生意外的輻射。這些輻射會(huì)增加串?dāng)_，并可能導(dǎo)致高速PCB設(shè)計(jì)在EMI/EMC 測(cè)試期間失敗。
PCB中的串?dāng)_是什么？

PCB走線(xiàn)中引起的串?dāng)_
串?dāng)_是由一個(gè)PCB走線(xiàn)到另一條PCB走線(xiàn)的能量耦合引起的干擾，即使它們沒(méi)有接觸。它是由于電場(chǎng)（電容耦合）和磁場(chǎng)（電感耦合）的相互作用而發(fā)生的。磁場(chǎng)產(chǎn)生互感，電場(chǎng)產(chǎn)生附近走線(xiàn)間的互電容?；ジ胸?fù)責(zé)在相鄰（受害）線(xiàn)上感應(yīng)電流，該電流與侵略者線(xiàn)上的電流相反。由于互電容而形成的電容器將在受害線(xiàn)上的兩個(gè)方向上通過(guò)電流。

電場(chǎng)和磁場(chǎng)耦合
當(dāng)兩條走線(xiàn)在同一層中彼此相鄰或一條在相鄰層中的另一條之上時(shí)，就會(huì)產(chǎn)生串?dāng)_。考慮沿同一方向運(yùn)行的兩條跡線(xiàn)。如果流經(jīng)一條走線(xiàn)的信號(hào)幅度高于另一條走線(xiàn)，則可能會(huì)影響流經(jīng)另一條走線(xiàn)的信號(hào)。在這里，具有較高幅度的軌跡將被稱(chēng)為“侵略者”，而另一條軌跡則被稱(chēng)為“受害者”。
在這種情況下，受害者走線(xiàn)中的信號(hào)將開(kāi)始模仿攻擊者走線(xiàn)的特征阻抗，而不是傳導(dǎo)自己的信號(hào)。發(fā)生這種情況時(shí)，表示串?dāng)_已侵入系統(tǒng)。
串?dāng)_如何在系統(tǒng)中引起噪聲？
每個(gè)電信號(hào)都有不同的電磁場(chǎng)。每當(dāng)這些場(chǎng)重疊時(shí)，它們就會(huì)產(chǎn)生電感、電容或?qū)щ婑詈?，從而?dǎo)致 EMI。

由于互電容和電感引起的串?dāng)_引起的噪聲

近端和遠(yuǎn)端串?dāng)_噪聲
在受害線(xiàn)路的近端和遠(yuǎn)端感應(yīng)的電流會(huì)產(chǎn)生近端和遠(yuǎn)端噪聲。
近端串?dāng)_總是正的，因?yàn)?span style="box-sizing:border-box; margin:0px; padding:0px"> Cm 和 Lm 產(chǎn)生的電流總是奇數(shù)并流入節(jié)點(diǎn)。在PCB中，由于 Lm 產(chǎn)生的電流大于 Cm 產(chǎn)生的電流，因此遠(yuǎn)端串?dāng)_通常為負(fù)值。
注意： 串?dāng)_噪聲取決于受害線(xiàn)路的終端。 
有哪些不同類(lèi)型的串?dāng)_？
根據(jù)干擾線(xiàn)路和干擾線(xiàn)路上的走線(xiàn)路由和位置，串?dāng)_可以分類(lèi)為：
1. 電容串?dāng)_：由于走線(xiàn)在頂部或彼此靠近而產(chǎn)生的電容效應(yīng)。
2. 電感串?dāng)_：它是由于長(zhǎng)距離平行走線(xiàn)之間的磁場(chǎng)相互作用而產(chǎn)生的。
電感串?dāng)_有兩種類(lèi)型：正向串?dāng)_和反向串?dāng)_。前向是在驅(qū)動(dòng)線(xiàn)路上距離驅(qū)動(dòng)器最遠(yuǎn)端觀(guān)察到的噪聲/干擾，而后向串?dāng)_是在受害線(xiàn)路上最近端觀(guān)察到的干擾。

受害者和攻擊者線(xiàn)上的前向和后向串?dāng)_描述。
2.1 近端串?dāng)_（NEXT）：在傳輸線(xiàn)或電纜的發(fā)射端測(cè)量。
2.2 遠(yuǎn)端串?dāng)_（FEXT）：在傳輸線(xiàn)或電纜的接收端測(cè)量。
NEXT 和 FEXT 是根據(jù)施加激勵(lì)的端口測(cè)量的。它可以發(fā)生在線(xiàn)路的任何地方，無(wú)論是雙導(dǎo)體還是單端。 

差分 NEXT 和 FEXT 測(cè)量
注： NEXT 值以分貝 (dB) 表示，并隨傳輸頻率而變化。NEXT 的更高 dB 意味著更少的干擾。 
3. 功率總和近端串?dāng)_ (PSNEXT)：它是三個(gè)攻擊者對(duì)的 NEXT 之和，因?yàn)樗绊懥说谒膫€(gè)受害者對(duì)。PSNEXT 給出來(lái)自所有相鄰線(xiàn)對(duì)的總串?dāng)_，并涉及測(cè)量與功率相關(guān)的所有線(xiàn)對(duì)到線(xiàn)對(duì)分組。
4. 等電平遠(yuǎn)端串?dāng)_（ELFEXT）： 它是涉及衰減補(bǔ)償?shù)?span style="box-sizing:border-box; margin:0px; padding:0px"> FEXT 的測(cè)量。
5. 外來(lái)串?dāng)_： 它給出了電信系統(tǒng)PCB中串?dāng)_的測(cè)量。
上述類(lèi)型是測(cè)量或量化系統(tǒng)中串?dāng)_的方法。
如何測(cè)量串?dāng)_？
串?dāng)_通常指定為出現(xiàn)在受害線(xiàn)路上的信號(hào)相對(duì)于干擾線(xiàn)路的百分比。它也可以用低于驅(qū)動(dòng)線(xiàn)路電平的 dB 表示。NEXT 隨傳輸頻率而變化，因?yàn)楦叩念l率會(huì)產(chǎn)生更多的干擾。dB 值越高，受干擾的鏈路/信道接收到的串?dāng)_就越少。FEXT 是根據(jù)系統(tǒng)S參數(shù)的串?dāng)_元素計(jì)算得出的。
串?dāng)_的公式由下式給出：

在哪里：
K = 一個(gè)常數(shù)，其值始終小于 1，取決于電路的上升時(shí)間和經(jīng)歷串?dāng)_的走線(xiàn)長(zhǎng)度。 
H 2 = 它是平行走線(xiàn)高度的乘積。
D 2 = 它是走線(xiàn)中心線(xiàn)之間的直接距離的乘積。
上述等式清楚地表明，可以通過(guò)降低 H 和最大化 D 來(lái)最小化串?dāng)_。 
以 dB 為單位的串?dāng)_由下式給出：

其中，V受害者是受害線(xiàn)的電壓和V侵略者是在侵略線(xiàn)上的電壓。
影響串?dāng)_幅度的因素
攻擊者和受害者線(xiàn)之間的耦合度
發(fā)生耦合的距離
所用終端類(lèi)型的有效性
差分對(duì)中的串?dāng)_是如何引起的？

差分對(duì)中的串?dāng)_是由共模電流引起的。
每當(dāng)微分系統(tǒng)出現(xiàn)不平衡時(shí)，場(chǎng)不再完全抵消，這導(dǎo)致它們與不平衡成比例地輻射。類(lèi)似地，外部場(chǎng)可以在差分對(duì)中感應(yīng)出幅度不相等且相位相反的電流，因此它們不再抵消。產(chǎn)生的電流稱(chēng)為共模電流。與差模相比，共模串?dāng)_對(duì)系統(tǒng)性能的不利影響更大。

共模和差模串?dāng)_效應(yīng)在頻率方面的比較。圖片來(lái)源：英特爾
產(chǎn)生串?dāng)_的原因有哪些？
電容和電感耦合：電容耦合是由于寄生電容，電感耦合是由于互感。
傳播速度差異：可以通過(guò)走線(xiàn)長(zhǎng)度匹配和傳播延遲匹配來(lái)避免。 
PCB過(guò)孔： 帶有短截線(xiàn)的PCB過(guò)孔會(huì)產(chǎn)生反射，從而產(chǎn)生產(chǎn)生串?dāng)_的振鈴。避免這種情況的一種方法是背鉆過(guò)孔。
增加的數(shù)據(jù)速率：隨著數(shù)據(jù)速率的增加，上升時(shí)間也會(huì)增加。根據(jù)法拉第定律，隨著上升時(shí)間的增加，串?dāng)_也會(huì)增加。減少此類(lèi)信號(hào)之間串?dāng)_的一種方法是增加走線(xiàn)之間的間距。
電路板尺寸：隨著電路板尺寸的增加，走線(xiàn)長(zhǎng)度也會(huì)增加，這些走線(xiàn)就像天線(xiàn)一樣。因此，盡可能縮短走線(xiàn)長(zhǎng)度非常重要。
它是如何最小化的？
使用隔離的傳輸線(xiàn)：干擾源走線(xiàn)會(huì)在受干擾的走線(xiàn)上引起串?dāng)_，因此很明顯，干擾源電壓越高，串?dāng)_就越多。因此，最好根據(jù)信號(hào)幅度將網(wǎng)絡(luò)組分開(kāi)。此策略可防止較大電壓網(wǎng)絡(luò) (3.3V) 影響較小電壓網(wǎng)絡(luò) (1.5V)。
實(shí)施背鉆通孔：通孔存根會(huì)降低信號(hào)完整性，從而增加串?dāng)_。這可以通過(guò)實(shí)施背鉆來(lái)減少。
減少并行走線(xiàn)：更長(zhǎng)的走線(xiàn)（超過(guò) 500 密耳）會(huì)增加互感，從而增加串?dāng)_。
保持走線(xiàn)之間足夠的間隔：在走線(xiàn)之間提供足夠的間隔（采用 3W 規(guī)則）。如果沒(méi)有保持足夠的分離，那么它會(huì)增加互電容 (Cm)。3W 規(guī)則將串?dāng)_降低了 70%。要實(shí)現(xiàn) 98% 的串?dāng)_減少，請(qǐng)選擇 10W。
使用保護(hù)走線(xiàn)： 保護(hù)走線(xiàn)用于控制傳輸線(xiàn)之間的電容串?dāng)_。應(yīng)明智地使用此類(lèi)走線(xiàn)，因?yàn)樗鼈儠?huì)使布線(xiàn)變得困難。
采用正交布線(xiàn)：正交布線(xiàn) 相鄰的信號(hào)層，以最大限度地減少它們之間的電容耦合。
不要減少信號(hào)上升時(shí)間： 減少信號(hào)上升時(shí)間會(huì)增加串?dāng)_。
選擇差分對(duì)布線(xiàn)： 緊密耦合的差分布線(xiàn)消除了串?dāng)_，因?yàn)閬?lái)自干擾源的噪聲平均耦合到差分對(duì)的兩個(gè)分支中，從而產(chǎn)生共模噪聲。差分對(duì)抑制有助于減少串?dāng)_的共模噪聲。
正確終止偶數(shù)和奇數(shù)模式傳輸：可以 使用三電阻網(wǎng)絡(luò)（T 終止）來(lái)終止奇數(shù)和偶數(shù)模式。 

確保整個(gè)系統(tǒng)串?dāng)_不超過(guò) 150mV。
串?dāng)_如何影響傳輸線(xiàn)參數(shù)？
受害者線(xiàn)上的電磁場(chǎng)和侵略者線(xiàn)上的電磁場(chǎng)相互作用。反過(guò)來(lái)，它們會(huì)影響在傳輸線(xiàn)上傳播的阻抗和信號(hào)。這兩條線(xiàn)可以稱(chēng)為雙導(dǎo)體系統(tǒng)，其中兩條單獨(dú)的跡線(xiàn)影響通過(guò)它們的信號(hào)傳播。可以考慮兩種傳播模式：偶模（兩條線(xiàn)同相）和奇模（線(xiàn)相差 180 度）。
在奇模傳輸中，兩條線(xiàn)之間會(huì)存在相當(dāng)大的電位差。該電位差將增加等于互電容值的有效電容。

奇模傳輸期間的場(chǎng)線(xiàn)。
由于兩條線(xiàn)路中的電流流向相反的方向，因此將通過(guò)互感 (Lm) 值減少總電感。

奇模傳輸期間的電流。
奇模傳輸線(xiàn)阻抗由下式給出：

注意 Z差分= 2Z奇數(shù)
奇數(shù)模式的傳輸線(xiàn)傳播延遲由下式給出：

在偶模傳輸中，兩條線(xiàn)路（受害者和攻擊者）將始終具有相同的電位。這將通過(guò)互電容值降低有效電容。

偶模傳輸期間的場(chǎng)線(xiàn)。
由于兩條線(xiàn)路中的電流流向相同的方向，因此將通過(guò)互感 (Lm) 值增加總電感。

偶數(shù)模式的傳輸線(xiàn)阻抗由下式給出：

偶數(shù)模式的傳輸線(xiàn)傳播延遲由下式給出：

無(wú)法在系統(tǒng)級(jí)減少串?dāng)_。集成的建模和表征周期可用于減輕設(shè)備或封裝級(jí)別的串?dāng)_。如果控制不當(dāng)，它可能會(huì)使您的電路板無(wú)法正常工作。即使 PCB設(shè)計(jì)人員確保走線(xiàn)之間的最小間隔，它可能還不足以解決相關(guān)問(wèn)題。

豐樂(lè)壹博專(zhuān)注PCB設(shè)計(jì),PCB Layout,PCBA一站式生產(chǎn)服務(wù)。