高速PCBlayout設(shè)計準(zhǔn)則
高速PCBlayout設(shè)計準(zhǔn)則:
1.layout設(shè)計PCB布線與布局隔離準(zhǔn)則：強(qiáng)弱電流隔離、大小電壓隔離，高低頻率隔離、輸入輸出隔離，分界標(biāo)準(zhǔn)為相差一個數(shù)量級。隔離方法包括：空間遠(yuǎn)離、地線隔開。
2. 晶振要盡量靠近IC，且布線要較粗
3. 晶振外殼接地
4. 時鐘布線經(jīng)連接器輸出時，連接器上的插針要在時鐘線插針周圍布滿接地插針
5. 讓模擬和數(shù)字電路分別擁有自己的電源和地線通路，在可能的情況下，應(yīng)盡量加寬這兩部分電路的電源與地線或采用分開的電源層與接地層，以便減小電源與地線回路的阻抗，減小任何可能在電源與地線回路中的干擾電壓
6. 單獨工作的PCB的模擬地和數(shù)字地可在系統(tǒng)接地點附近單點匯接，如電源電壓一致，模擬和數(shù)字電路的電源在電源入口單點匯接，如電源電壓不一致，在兩電源較近處并一1~2nf的電容，給兩電源間的信號返回電流提供通路
7. 如果PCB是插在母板上的，則母板的模擬和數(shù)字電路的電源和地也要分開，模擬地和數(shù)字地在母板的接地處接地，電源在系統(tǒng)接地點附近單點匯接，如電源電壓一致，模擬和數(shù)字電路的電源在電源入口單點匯接，如電源電壓不一致，在兩電源較近處并一1~2nf的電容，給兩電源間的信號返回電流提供通路
8. 當(dāng)高速、中速和低速數(shù)字電路混用時，在印制板上要給它們分配不同的布局區(qū)域
9. 對低電平模擬電路和數(shù)字邏輯電路要盡可能地分離
10. 多層印制板PCBlayout設(shè)計時電源平面應(yīng)靠近接地平面，并且安排在接地平面之下。
11. 多層印制板PCBlayout設(shè)計時布線層應(yīng)安排與整塊金屬平面相鄰
12. 多層印制板PCBlayout設(shè)計時把數(shù)字電路和模擬電路分開，有條件時將數(shù)字電路和模擬電路安排在不同層內(nèi)。如果一定要安排在同層，可采用開溝、加接地線條、分隔等方法補(bǔ)救。模擬的和數(shù)字的地、電源都要分開，不能混用
13. PCBlayout設(shè)計時鐘電路和高頻電路是主要的干擾和輻射源，一定要單獨安排、遠(yuǎn)離敏感電路
14. 注意長線傳輸過程中的波形畸變
15. 減小干擾源和敏感電路的環(huán)路面積，最好的辦法是使用雙絞線和屏蔽線，讓信號線與接地線（或載流回路）扭絞在一起，以便使信號與接地線（或載流回路）之間的距離最近
16. 增大線間的距離，使得干擾源與受感應(yīng)的線路之間的互感盡可能地小
17. 如有可能，使得干擾源的線路與受感應(yīng)的線路呈直角（或接近直角）布線，這樣可大大降低兩線路間的耦合
18. 增大線路間的距離是減小電容耦合的最好辦法
19. 在正式布線之前，首要的一點是將線路分類。主要的分類方法是按功率電平來進(jìn)行，以每30dB功率電平分成若干組
20. 不同分類的導(dǎo)線應(yīng)分別捆扎，分開敷設(shè)。對相鄰類的導(dǎo)線，在采取屏蔽或扭絞等措施后也可歸在一起。分類敷設(shè)的線束間的最小距離是50~75mm
21. 電阻布局時，放大器、上下拉和穩(wěn)壓整流電路的增益控制電阻、偏置電阻（上下拉）要盡可能靠近放大器、有源器件及其電源和地以減輕其去耦效應(yīng)（改善瞬態(tài)響應(yīng)時間）。
22.旁路電容靠近電源輸入處放置
23.去耦電容置于電源輸入處，盡可能靠近每個IC
24. PCB基本特性 阻抗：由銅和橫切面面積的質(zhì)量決定。layout設(shè)計具體為：1盎司0.49毫歐/單位面積
電容：C=EoErA/h，Eo：自由空間介電常數(shù)，Er：PCB基體介電常數(shù)，A：電流到達(dá)的范圍，h：走線間距
電感：平均分布在布線中，約為1nH/m
盎司銅線來講，在0.25mm(10mil)厚的FR4碾壓下，位于地線層上方的）0.5mm寬，20mm長的線能產(chǎn)生9.8毫歐的阻抗，20nH的電感及與地之間1.66pF的耦合電容。
25. PCB布線基本方針：增大走線間距以減少電容耦合的串?dāng)_；平行布設(shè)電源線和地線以使PCB電容達(dá)到最佳；將敏感高頻線路布設(shè)在遠(yuǎn)離高噪聲電源線的位置；加寬電源線和地線以減少電源線和地線的阻抗；
26. 分割：采用物理上的分割來減少不同類型信號線之間的耦合，尤其是電源與地線
27. 局部去耦：對于局部電源和IC進(jìn)行去耦，在電源輸入口與PCB之間用大容量旁路電容進(jìn)行低頻脈動濾波并滿足突發(fā)功率要求，在每個IC的電源與地之間采用去耦電容，這些去耦電容要盡可能接近引腳。
28. 布線分離：將PCB同一層內(nèi)相鄰線路之間的串?dāng)_和噪聲耦合最小化。采用3W規(guī)范處理關(guān)鍵信號通路。
29. 保護(hù)與分流線路：對關(guān)鍵信號采用兩面地線保護(hù)的措施，并保證保護(hù)線路兩端都要接地
30. 單層PCB：地線至少保持1.5mm寬，跳線和地線寬度的改變應(yīng)保持最低
31. 雙層PCB：優(yōu)先使用地格柵/點陣布線，寬度保持1.5mm以上?；蛘甙训胤旁谝贿叄盘栯娫捶旁诹硪贿?br /> 32. 保護(hù)環(huán)：用地線圍成一個環(huán)形，將保護(hù)邏輯圍起來進(jìn)行隔離
33. PCB電容：多層板上由于電源面和地面絕緣薄層產(chǎn)生了PCB電容。其優(yōu)點是據(jù)有非常高的頻率響應(yīng)和均勻的分布在整個面或整條線上的低串連電感。等效于一個均勻分布在整板上的去耦電容
34. 高速layout設(shè)計電路和低速電路：高速電路要使其接近接地面，低速電路要使其接近于電源面。
地的銅填充：銅填充必須確保接地。
35. 相鄰層的走線方向成正交結(jié)構(gòu)，避免將不同的信號線在相鄰層走成同一方向，以減少不必要的層間竄擾；當(dāng)由于板結(jié)構(gòu)限制（如某些背板）難以避免出現(xiàn)該情況，特別是信號速率較高時，應(yīng)考慮用地平面隔離各布線層，用地信號線隔離各信號線；
36. 不允許出現(xiàn)一端浮空的布線，為避免“天線效應(yīng)”。
37. 阻抗匹配檢查規(guī)則：同一網(wǎng)格的布線寬度應(yīng)保持一致，線寬的變化會造成線路特性阻抗的不均勻，當(dāng)傳輸?shù)乃俣容^高時會產(chǎn)生反射，在設(shè)計中應(yīng)避免這種情況。在某些條件下，可能無法避免線寬的變化，應(yīng)該盡量減少中間不一致部分的有效長度。
38. 防止信號線在不同層間形成自環(huán)，自環(huán)將引起輻射干擾
39. 短線規(guī)則：布線盡量短，特別是重要信號線，如時鐘線，務(wù)必將其振蕩器放在離器件很近的地方。
40. 倒角規(guī)則：PCB設(shè)計中應(yīng)避免產(chǎn)生銳角和直角，產(chǎn)生不必要的輻射，同時工藝性能也不好，所有線與線的夾角應(yīng)大于135度
41. 濾波電容焊盤到連接盤的線線應(yīng)采用0.3mm的粗線連接，互連長度應(yīng)≤1.27mm。
42. layout設(shè)計一般情況下，將高頻的部分設(shè)在接口部分，以減少布線長度。同時還要考慮到高/低頻部分地平面的分割問題，通常采用將二者的地分割，再在接口處單點相接。
43. 對于導(dǎo)通孔密集的區(qū)域，要注意避免在電源和地層的挖空區(qū)域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進(jìn)而導(dǎo)致信號線在地層的回路面積增大。
44. 電源層投影不重疊準(zhǔn)則：兩層板以上（含）的PCB板，不同電源層在空間上要避免重疊，主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設(shè)法避免，難以避免時可考慮中間隔地層。
45. 3W規(guī)則：為減少線間竄擾，應(yīng)保證線間距足夠大，當(dāng)線中心距不少于3倍線寬時，則可保持70%的電場不互相干擾，如要達(dá)到98%的電場不互相干擾，可使用10W規(guī)則。
46. 20H準(zhǔn)則：以一個H(電源和地之間的介質(zhì)厚度)為單位，若內(nèi)縮20H則可以將70%的電場限制在接地邊沿內(nèi)，內(nèi)縮 1000H則可以將98%的電場限制在內(nèi)。
47. 五五準(zhǔn)則：印制板層數(shù)選擇規(guī)則，即時鐘頻率到5MHZ或脈沖上升時間小于5ns，則PCB板須采用多層板，如采用雙層板，最好將印制板的一面做為一個完整的地平面
1.layout設(shè)計PCB布線與布局隔離準(zhǔn)則：強(qiáng)弱電流隔離、大小電壓隔離，高低頻率隔離、輸入輸出隔離，分界標(biāo)準(zhǔn)為相差一個數(shù)量級。隔離方法包括：空間遠(yuǎn)離、地線隔開。
2. 晶振要盡量靠近IC，且布線要較粗
3. 晶振外殼接地
4. 時鐘布線經(jīng)連接器輸出時，連接器上的插針要在時鐘線插針周圍布滿接地插針
5. 讓模擬和數(shù)字電路分別擁有自己的電源和地線通路，在可能的情況下，應(yīng)盡量加寬這兩部分電路的電源與地線或采用分開的電源層與接地層，以便減小電源與地線回路的阻抗，減小任何可能在電源與地線回路中的干擾電壓
6. 單獨工作的PCB的模擬地和數(shù)字地可在系統(tǒng)接地點附近單點匯接，如電源電壓一致，模擬和數(shù)字電路的電源在電源入口單點匯接，如電源電壓不一致，在兩電源較近處并一1~2nf的電容，給兩電源間的信號返回電流提供通路
7. 如果PCB是插在母板上的，則母板的模擬和數(shù)字電路的電源和地也要分開，模擬地和數(shù)字地在母板的接地處接地，電源在系統(tǒng)接地點附近單點匯接，如電源電壓一致，模擬和數(shù)字電路的電源在電源入口單點匯接，如電源電壓不一致，在兩電源較近處并一1~2nf的電容，給兩電源間的信號返回電流提供通路
8. 當(dāng)高速、中速和低速數(shù)字電路混用時，在印制板上要給它們分配不同的布局區(qū)域
9. 對低電平模擬電路和數(shù)字邏輯電路要盡可能地分離
10. 多層印制板PCBlayout設(shè)計時電源平面應(yīng)靠近接地平面，并且安排在接地平面之下。
11. 多層印制板PCBlayout設(shè)計時布線層應(yīng)安排與整塊金屬平面相鄰
12. 多層印制板PCBlayout設(shè)計時把數(shù)字電路和模擬電路分開，有條件時將數(shù)字電路和模擬電路安排在不同層內(nèi)。如果一定要安排在同層，可采用開溝、加接地線條、分隔等方法補(bǔ)救。模擬的和數(shù)字的地、電源都要分開，不能混用
13. PCBlayout設(shè)計時鐘電路和高頻電路是主要的干擾和輻射源，一定要單獨安排、遠(yuǎn)離敏感電路
14. 注意長線傳輸過程中的波形畸變
15. 減小干擾源和敏感電路的環(huán)路面積，最好的辦法是使用雙絞線和屏蔽線，讓信號線與接地線（或載流回路）扭絞在一起，以便使信號與接地線（或載流回路）之間的距離最近
16. 增大線間的距離，使得干擾源與受感應(yīng)的線路之間的互感盡可能地小
17. 如有可能，使得干擾源的線路與受感應(yīng)的線路呈直角（或接近直角）布線，這樣可大大降低兩線路間的耦合
18. 增大線路間的距離是減小電容耦合的最好辦法
19. 在正式布線之前，首要的一點是將線路分類。主要的分類方法是按功率電平來進(jìn)行，以每30dB功率電平分成若干組
20. 不同分類的導(dǎo)線應(yīng)分別捆扎，分開敷設(shè)。對相鄰類的導(dǎo)線，在采取屏蔽或扭絞等措施后也可歸在一起。分類敷設(shè)的線束間的最小距離是50~75mm
21. 電阻布局時，放大器、上下拉和穩(wěn)壓整流電路的增益控制電阻、偏置電阻（上下拉）要盡可能靠近放大器、有源器件及其電源和地以減輕其去耦效應(yīng)（改善瞬態(tài)響應(yīng)時間）。
22.旁路電容靠近電源輸入處放置
23.去耦電容置于電源輸入處，盡可能靠近每個IC
24. PCB基本特性 阻抗：由銅和橫切面面積的質(zhì)量決定。layout設(shè)計具體為：1盎司0.49毫歐/單位面積
電容：C=EoErA/h，Eo：自由空間介電常數(shù)，Er：PCB基體介電常數(shù)，A：電流到達(dá)的范圍，h：走線間距
電感：平均分布在布線中，約為1nH/m
盎司銅線來講，在0.25mm(10mil)厚的FR4碾壓下，位于地線層上方的）0.5mm寬，20mm長的線能產(chǎn)生9.8毫歐的阻抗，20nH的電感及與地之間1.66pF的耦合電容。
25. PCB布線基本方針：增大走線間距以減少電容耦合的串?dāng)_；平行布設(shè)電源線和地線以使PCB電容達(dá)到最佳；將敏感高頻線路布設(shè)在遠(yuǎn)離高噪聲電源線的位置；加寬電源線和地線以減少電源線和地線的阻抗；
26. 分割：采用物理上的分割來減少不同類型信號線之間的耦合，尤其是電源與地線
27. 局部去耦：對于局部電源和IC進(jìn)行去耦，在電源輸入口與PCB之間用大容量旁路電容進(jìn)行低頻脈動濾波并滿足突發(fā)功率要求，在每個IC的電源與地之間采用去耦電容，這些去耦電容要盡可能接近引腳。
28. 布線分離：將PCB同一層內(nèi)相鄰線路之間的串?dāng)_和噪聲耦合最小化。采用3W規(guī)范處理關(guān)鍵信號通路。
29. 保護(hù)與分流線路：對關(guān)鍵信號采用兩面地線保護(hù)的措施，并保證保護(hù)線路兩端都要接地
30. 單層PCB：地線至少保持1.5mm寬，跳線和地線寬度的改變應(yīng)保持最低
31. 雙層PCB：優(yōu)先使用地格柵/點陣布線，寬度保持1.5mm以上?；蛘甙训胤旁谝贿叄盘栯娫捶旁诹硪贿?br /> 32. 保護(hù)環(huán)：用地線圍成一個環(huán)形，將保護(hù)邏輯圍起來進(jìn)行隔離
33. PCB電容：多層板上由于電源面和地面絕緣薄層產(chǎn)生了PCB電容。其優(yōu)點是據(jù)有非常高的頻率響應(yīng)和均勻的分布在整個面或整條線上的低串連電感。等效于一個均勻分布在整板上的去耦電容
34. 高速layout設(shè)計電路和低速電路：高速電路要使其接近接地面，低速電路要使其接近于電源面。
地的銅填充：銅填充必須確保接地。
35. 相鄰層的走線方向成正交結(jié)構(gòu)，避免將不同的信號線在相鄰層走成同一方向，以減少不必要的層間竄擾；當(dāng)由于板結(jié)構(gòu)限制（如某些背板）難以避免出現(xiàn)該情況，特別是信號速率較高時，應(yīng)考慮用地平面隔離各布線層，用地信號線隔離各信號線；
36. 不允許出現(xiàn)一端浮空的布線，為避免“天線效應(yīng)”。
37. 阻抗匹配檢查規(guī)則：同一網(wǎng)格的布線寬度應(yīng)保持一致，線寬的變化會造成線路特性阻抗的不均勻，當(dāng)傳輸?shù)乃俣容^高時會產(chǎn)生反射，在設(shè)計中應(yīng)避免這種情況。在某些條件下，可能無法避免線寬的變化，應(yīng)該盡量減少中間不一致部分的有效長度。
38. 防止信號線在不同層間形成自環(huán)，自環(huán)將引起輻射干擾
39. 短線規(guī)則：布線盡量短，特別是重要信號線，如時鐘線，務(wù)必將其振蕩器放在離器件很近的地方。
40. 倒角規(guī)則：PCB設(shè)計中應(yīng)避免產(chǎn)生銳角和直角，產(chǎn)生不必要的輻射，同時工藝性能也不好，所有線與線的夾角應(yīng)大于135度
41. 濾波電容焊盤到連接盤的線線應(yīng)采用0.3mm的粗線連接，互連長度應(yīng)≤1.27mm。
42. layout設(shè)計一般情況下，將高頻的部分設(shè)在接口部分，以減少布線長度。同時還要考慮到高/低頻部分地平面的分割問題，通常采用將二者的地分割，再在接口處單點相接。
43. 對于導(dǎo)通孔密集的區(qū)域，要注意避免在電源和地層的挖空區(qū)域相互連接，形成對平面層的分割，從而破壞平面層的完整性，并進(jìn)而導(dǎo)致信號線在地層的回路面積增大。
44. 電源層投影不重疊準(zhǔn)則：兩層板以上（含）的PCB板，不同電源層在空間上要避免重疊，主要是為了減少不同電源之間的干擾，特別是一些電壓相差很大的電源之間，電源平面的重疊問題一定要設(shè)法避免，難以避免時可考慮中間隔地層。
45. 3W規(guī)則：為減少線間竄擾，應(yīng)保證線間距足夠大，當(dāng)線中心距不少于3倍線寬時，則可保持70%的電場不互相干擾，如要達(dá)到98%的電場不互相干擾，可使用10W規(guī)則。
46. 20H準(zhǔn)則：以一個H(電源和地之間的介質(zhì)厚度)為單位，若內(nèi)縮20H則可以將70%的電場限制在接地邊沿內(nèi)，內(nèi)縮 1000H則可以將98%的電場限制在內(nèi)。
47. 五五準(zhǔn)則：印制板層數(shù)選擇規(guī)則，即時鐘頻率到5MHZ或脈沖上升時間小于5ns，則PCB板須采用多層板，如采用雙層板，最好將印制板的一面做為一個完整的地平面
