條理性是設(shè)計(jì)效率的關(guān)鍵，缺乏條理性會(huì)降低我們PCB電路板設(shè)計(jì)的效率。
以設(shè)計(jì)規(guī)則為例：在開始新項(xiàng)目時(shí)，許多PCB設(shè)計(jì)工程師傾向于按照自己的設(shè)計(jì)規(guī)則來重新打造設(shè)計(jì)，而不是依靠一個(gè)適當(dāng)?shù)?、有條理的、系統(tǒng)的規(guī)則方法。
當(dāng)時(shí)間因素至關(guān)重要時(shí)，這種做法會(huì)大大降低項(xiàng)目進(jìn)展，本文將討論可以提高多層電路板設(shè)計(jì)效率的規(guī)則方法。 

一致性與庫管理
 
為每個(gè)正在進(jìn)行的新項(xiàng)目重新創(chuàng)建PCB設(shè)計(jì)規(guī)則是一種平常做法。這可能是因?yàn)樵O(shè)計(jì)部門尚無適當(dāng)?shù)闹瞥虂韽?fù)用規(guī)則，或者只是因?yàn)?a href="http://szlong.com.cn" target="_blank" class="autolink">PCB設(shè)計(jì)工程師不想重復(fù)使用這些規(guī)則。
無論出于何種原因，這都表明需要更新設(shè)計(jì)工作流，以提高設(shè)計(jì)效率和一致性。如果不進(jìn)行改進(jìn)和提升，當(dāng)前的工作流可能需要花費(fèi)大量額外的時(shí)間和精力，且不一致性會(huì)導(dǎo)致繼承問題。
每種多層電路板的PCB設(shè)計(jì)規(guī)則都不相同。通常，我們期望PCB設(shè)計(jì)工程師充分了解規(guī)則，并能夠在每個(gè)設(shè)計(jì)中輸入相同的值。然而，即使他們的記憶正確，也總有輸入錯(cuò)誤值的可能性。 
缺乏一致性可能會(huì)最終導(dǎo)致整個(gè)系統(tǒng)中的多層電路板元件受到不同規(guī)則的控制。如果在同一制造面板上使用不同的電路板，這可能會(huì)是一個(gè)更大的問題。如果在不同設(shè)計(jì)之間的 一層結(jié)構(gòu)不同，則可能會(huì)導(dǎo)致制造延期、結(jié)構(gòu)不良或重新設(shè)計(jì)。 
為了簡化創(chuàng)建多層電路板設(shè)計(jì)規(guī)則的程序，最好保存和管理這些規(guī)則，以備將來再次使用。用于保存和管理規(guī)則的地方我們稱之為“庫”，其中包括原理圖符號(hào)、仿真模型、設(shè)計(jì)約束、PCB footprints和STEP模型。庫可以像存儲(chǔ)數(shù)據(jù)的中央文件目錄一樣簡單，也可以是由多個(gè)目錄位置和鏈接組成的復(fù)雜系統(tǒng)。 
無論如何設(shè)置CAD庫，設(shè)計(jì)規(guī)則集都可以同樣的方式保存。為了成功管理設(shè)計(jì)規(guī)則的“庫” ，系統(tǒng)中應(yīng)該有三種基本實(shí)踐： 
1.位置：在服務(wù)器上建立一個(gè)所有用戶都可以訪問的中心位置。在個(gè)人電腦上保存頻繁使用的設(shè)計(jì)規(guī)則和其他類型的數(shù)據(jù)，以備日后使用。這種做法可以限制其他人訪問，且保存文件更容易被更改或刪除。
2.命名約定：使用其他人更容易識(shí)別的方式來為保存的文件命名。日期、描述和工作編號(hào)都是很好的文件名選擇。“Joes_really_cool_design_rules.txt ”這種命名方式并不推薦。
3.限制編輯權(quán)限：最好能夠讓設(shè)計(jì)團(tuán)隊(duì)成員在將自己的文件保存到該位置后便不能在此位置中進(jìn)行編輯。通常，在上一次使用之后突然發(fā)現(xiàn)六層電路板的設(shè)計(jì)規(guī)則發(fā)生了變化將十分令人崩潰。設(shè)計(jì)團(tuán)隊(duì)成員可以隨時(shí)將這些規(guī)則復(fù)制到新文件、進(jìn)行更改，然后用新名稱命名并保存。
當(dāng)設(shè)計(jì)數(shù)據(jù)存儲(chǔ)系統(tǒng)就位后，便利用其來保存文件。 
 
多層電路板約束、測(cè)試和系統(tǒng)級(jí)完整性
 
即使只有一塊電路板可用，信號(hào)完整性和電源完整性仍然是設(shè)計(jì)中需要謹(jǐn)慎考慮的關(guān)鍵因素。與當(dāng)今的多層電路板系統(tǒng)相比，單一電路板的考量因素則較為簡單：電源更簡單、干擾元件更少、信號(hào)傳輸距離更短。 
1.系統(tǒng)級(jí)信號(hào)完整性和電磁干擾（EMI）
確保適當(dāng)?shù)亩鄬与娐钒逍盘?hào)完整性（SI）的最佳方式是擁有一個(gè)可靠和準(zhǔn)確的信號(hào)完整性分析及仿真工具，以便在每一步流程中與設(shè)計(jì)協(xié)同工作。
相互作用的高速和低速信號(hào)肯定會(huì)引發(fā)信號(hào)完整性問題，此外，與所有有源元件的串?dāng)_可能性更大。因此由于高速信號(hào)間的相互作用，多層電路板設(shè)計(jì)幾乎總是面臨更大的電磁干擾風(fēng)險(xiǎn)。 
通過有效工具，或者借助我們的知識(shí)增強(qiáng)其功能，來分離模擬和數(shù)字信號(hào)、采用智能走線（意味著電路中沒有直角走線）并保持信號(hào)和返回電流緊密耦合，可以顯著降低電磁干擾問題。 
2.分區(qū)設(shè)計(jì)和多層電路板成本分析
基于目的和功能對(duì)元件進(jìn)行物理分組，可使許多因素達(dá)到更高的安全性。這一過程稱為PCB分區(qū)，可在多層電路板板設(shè)計(jì)中將子系統(tǒng)視為一組元件。 
適當(dāng)?shù)腜CB分區(qū)可簡化操作，提高成本效益，例如：
模塊化，或者將標(biāo)準(zhǔn)化組件整合至更大的多種產(chǎn)品設(shè)計(jì)
電路板間距和外殼電路實(shí)際安裝
制造更便宜、更小型的連接主板的電路板，而不是昂貴的多層電路板疊層結(jié)構(gòu)中的配件 
在多層電路板設(shè)計(jì)中，分離模擬和數(shù)字電路，減少電磁干擾
3.PCB約束管理器和多層電路板輔助設(shè)備 
雖然許多約束管理器已配備完成工作所需的阻抗、疊層結(jié)構(gòu)、網(wǎng)絡(luò)和平面選擇，但一個(gè)優(yōu)秀的約束管理器還會(huì)考慮元件列表和參數(shù)，這將使多層電路板設(shè)計(jì)更易于管理，尤其是處理每塊電路板上的數(shù)千個(gè)獨(dú)立元件時(shí)。 
多層電路板約束管理器可管理高級(jí)網(wǎng)絡(luò)類、設(shè)置散熱需求、在約束條件下快速調(diào)整散熱規(guī)范并處理信號(hào)條件。 
 
多層電路板系統(tǒng)架構(gòu)和設(shè)計(jì)工具
 
對(duì)于系統(tǒng)的整體完整性來說，管理多層電路板系統(tǒng)中的連接器至關(guān)重要。
盡管我們可能已經(jīng)對(duì)一切做了適當(dāng)?shù)囊?guī)劃，但確定適合設(shè)計(jì)的連接器時(shí)，確定連接器在外殼環(huán)境中的處理方式、是否設(shè)計(jì)電路板垂直疊層或水平分層以及潛在的腐蝕（環(huán)境、電流、電解等），所有這些都至關(guān)重要。 
在整個(gè)layout階段，都應(yīng)該對(duì)連接器進(jìn)行謹(jǐn)慎管理，如果尚未充分考慮，則可能需要更加關(guān)注設(shè)計(jì)規(guī)則和約束管理器。在我們經(jīng)過長時(shí)間的重新走線而沒有足夠的精力進(jìn)行最后檢查（比如檢查過孔阻抗值）時(shí)，設(shè)計(jì)規(guī)則檢查（DRC）可以使我們清楚地看到違規(guī)行為并迅速解決問題，而不是一味煩惱焦慮。 
當(dāng)設(shè)計(jì)規(guī)則最開始應(yīng)用于PCB設(shè)計(jì)工具中時(shí)，其操作并不簡單。用戶經(jīng)常必須瀏覽多個(gè)菜單并填寫多個(gè)不同的表格。通常，這些系統(tǒng)保存信息的方法也并不可靠，或者即使保存了，也僅僅是保存在了一個(gè)非格式化的文本文件中。但是，時(shí)代在發(fā)展。 
當(dāng)今的PCB設(shè)計(jì)系統(tǒng)通常具備先進(jìn)的設(shè)計(jì)規(guī)則和約束，可通過電子表格類型的實(shí)用程序進(jìn)行訪問。此外，這些規(guī)則和約束通常與設(shè)計(jì)系統(tǒng)中的其他功能相關(guān)聯(lián)。例如，阻抗計(jì)算器可以將值直接輸入規(guī)則和約束中，而無需手動(dòng)輸入數(shù)據(jù)。 
豐樂壹博專注 PCB設(shè)計(jì)、PCB Layout、PCBA一站式生產(chǎn)