可測試性的PCB設(shè)計，以確保高產(chǎn)量和高質(zhì)量
為可測試性實踐實施正確的設(shè)計需要正確的PCB設(shè)計軟件和文檔。由于可測試性PCB設(shè)計對于復雜設(shè)計非常重要，因此有助于了解為成功進行裸板測試和ICT而應(yīng)在板上實施哪些測試結(jié)構(gòu)。正確的測試結(jié)構(gòu)和文檔可以確保您的下一批復雜電路板從制造/裝配線中脫穎而出。
可測試性PCB設(shè)計：考慮測試方法
可測試性PCB設(shè)計是一種平衡行為，需要適應(yīng)不同的測試方法而不會影響功能。這可以很簡單，只需在布局中指定某些焊盤或通孔作為測試點，即可在布局/示意圖中注明預(yù)期的電氣功能（例如，電壓，電流，電阻或阻抗）。在某些情況下，您可能需要創(chuàng)建一個自定義焊盤作為no-BOM組件，并在原理圖中的網(wǎng)上指定一個特定的測試點。兩種方法都適用于大多數(shù)不是以極高的速度或頻率運行的電路。
以高速/高頻運行或使用專門的互連結(jié)構(gòu)的更高級的PCB設(shè)計，可以受益于放置專門用于特定信號完整性測量的測試結(jié)構(gòu)。如果需要在設(shè)計過程中確保高度精確的互連阻抗，則可能需要訂購具有預(yù)期互連結(jié)構(gòu)的測試樣片。這是在大規(guī)模生產(chǎn)電路板之前驗證設(shè)計關(guān)鍵部分（布線和阻抗）的低成本方法。互連阻抗在線測試的補充是邊界掃描（JTAG）測試。
要考慮的另一個方面是功能測試，這是成品板的最后測試線。這部分測試是高度模塊化的，需要適應(yīng)各種不同的PCB設(shè)計。在功能測試中，將檢查電路板的實際功能，這可能會涉及不同程度的復雜性。任何功能測試都需要針對您的制造商進行仔細詳細的介紹，并可能需要提供上裝測試環(huán)境，嵌入式軟件或其他設(shè)備以進行正確的測試。
測試點
測試點通常用于裸板測試或ICT中，并被指定為具有特定功能要求的關(guān)鍵點。您的測試點只是電氣觸點，制造商可以從網(wǎng)表或通過檢查原理圖來確定所需的裸板功能（例如，開路）。在ICT期間，可以在測試過程中使用飛針式探頭輕松測量電路支路上的電壓，并將測量結(jié)果與您的設(shè)計要求進行比較。可以在原理圖中的焊盤或過孔上指定測試點，也可以將它們作為定制的焊盤放置在布局中。確保為您的原理圖添加測試點所需的任何電氣功能。
測試結(jié)構(gòu)
盡管測試結(jié)構(gòu)通常被設(shè)計用于收集精確的信號完整性測量，但這更多地是包括定制焊盤的通用術(shù)語。諸如定制墊之類的簡單測試點在高頻下可以像短截線（即天線）一樣工作，因此在高頻設(shè)計中并不需要它們，因為它們會強烈輻射。但是，使用標準化的測試結(jié)構(gòu)可以進行高精度的在線信號完整性測試以及高速和高頻率的裸板測試。
邊界掃描測試
通常，通過利用組件供應(yīng)商提供的軟件，JTAG越來越多地用于嵌入式系統(tǒng)的功能測試中，從而無需編寫任何功能測試代碼即可快速診斷互連上的問題。JTAG嵌入式測試（JET）是在嵌入式系統(tǒng)中的處理器上使用標準JTAG端口進行功能測試的便捷方法。這樣一來，嵌入式系統(tǒng)就可以在首次加電時進行測試，而無需等待系統(tǒng)完全啟動。
邊界掃描的優(yōu)勢在于，它降低了測試點和用于檢查電氣行為的驗證結(jié)構(gòu)的可靠性。大多數(shù)MCU / PLD / FPGA制造商已將邊界掃描邏輯和附加電路與標準四線接口結(jié)合在一起，以便在系統(tǒng)中對其設(shè)備進行編程。將邊界掃描帶入功能測試對于評估HDI板，高層計數(shù)板的PCB設(shè)計，安裝在BGA上的關(guān)鍵組件以及在內(nèi)層上進行布線的功能以及其他現(xiàn)代設(shè)備的功能至關(guān)重要。
豐樂壹博專業(yè)PCB設(shè)計、PCB Layout、PCBA一站式生產(chǎn)。
可測試性PCB設(shè)計：考慮測試方法
可測試性PCB設(shè)計是一種平衡行為，需要適應(yīng)不同的測試方法而不會影響功能。這可以很簡單，只需在布局中指定某些焊盤或通孔作為測試點，即可在布局/示意圖中注明預(yù)期的電氣功能（例如，電壓，電流，電阻或阻抗）。在某些情況下，您可能需要創(chuàng)建一個自定義焊盤作為no-BOM組件，并在原理圖中的網(wǎng)上指定一個特定的測試點。兩種方法都適用于大多數(shù)不是以極高的速度或頻率運行的電路。
以高速/高頻運行或使用專門的互連結(jié)構(gòu)的更高級的PCB設(shè)計，可以受益于放置專門用于特定信號完整性測量的測試結(jié)構(gòu)。如果需要在設(shè)計過程中確保高度精確的互連阻抗，則可能需要訂購具有預(yù)期互連結(jié)構(gòu)的測試樣片。這是在大規(guī)模生產(chǎn)電路板之前驗證設(shè)計關(guān)鍵部分（布線和阻抗）的低成本方法。互連阻抗在線測試的補充是邊界掃描（JTAG）測試。
要考慮的另一個方面是功能測試，這是成品板的最后測試線。這部分測試是高度模塊化的，需要適應(yīng)各種不同的PCB設(shè)計。在功能測試中，將檢查電路板的實際功能，這可能會涉及不同程度的復雜性。任何功能測試都需要針對您的制造商進行仔細詳細的介紹，并可能需要提供上裝測試環(huán)境，嵌入式軟件或其他設(shè)備以進行正確的測試。
測試點
測試點通常用于裸板測試或ICT中，并被指定為具有特定功能要求的關(guān)鍵點。您的測試點只是電氣觸點，制造商可以從網(wǎng)表或通過檢查原理圖來確定所需的裸板功能（例如，開路）。在ICT期間，可以在測試過程中使用飛針式探頭輕松測量電路支路上的電壓，并將測量結(jié)果與您的設(shè)計要求進行比較。可以在原理圖中的焊盤或過孔上指定測試點，也可以將它們作為定制的焊盤放置在布局中。確保為您的原理圖添加測試點所需的任何電氣功能。
測試結(jié)構(gòu)
盡管測試結(jié)構(gòu)通常被設(shè)計用于收集精確的信號完整性測量，但這更多地是包括定制焊盤的通用術(shù)語。諸如定制墊之類的簡單測試點在高頻下可以像短截線（即天線）一樣工作，因此在高頻設(shè)計中并不需要它們，因為它們會強烈輻射。但是，使用標準化的測試結(jié)構(gòu)可以進行高精度的在線信號完整性測試以及高速和高頻率的裸板測試。
邊界掃描測試
通常，通過利用組件供應(yīng)商提供的軟件，JTAG越來越多地用于嵌入式系統(tǒng)的功能測試中，從而無需編寫任何功能測試代碼即可快速診斷互連上的問題。JTAG嵌入式測試（JET）是在嵌入式系統(tǒng)中的處理器上使用標準JTAG端口進行功能測試的便捷方法。這樣一來，嵌入式系統(tǒng)就可以在首次加電時進行測試，而無需等待系統(tǒng)完全啟動。
邊界掃描的優(yōu)勢在于，它降低了測試點和用于檢查電氣行為的驗證結(jié)構(gòu)的可靠性。大多數(shù)MCU / PLD / FPGA制造商已將邊界掃描邏輯和附加電路與標準四線接口結(jié)合在一起，以便在系統(tǒng)中對其設(shè)備進行編程。將邊界掃描帶入功能測試對于評估HDI板，高層計數(shù)板的PCB設(shè)計，安裝在BGA上的關(guān)鍵組件以及在內(nèi)層上進行布線的功能以及其他現(xiàn)代設(shè)備的功能至關(guān)重要。
豐樂壹博專業(yè)PCB設(shè)計、PCB Layout、PCBA一站式生產(chǎn)。
標簽：PCB設(shè)計
